阻塞式(blocking)的操作符为 “ = ” 非阻塞式(non-blocking)的操作符为 “ <= ”
用verilog等硬件描述语言,心中要有电路的概念,阻塞赋值,可以认为只有一个步骤的操作,是在前一个赋值语句结束后再开始赋值的 而非阻塞赋值,可以看作两个步骤的过程,在赋值开始时,计算右边的值,在赋值结束时刻,计算左边的值
Jacob 技术 FPGA
Code(Required):*