比较重要的关键字
module endmodule wire reg
连续赋值 assign
过程赋值 initial always
非阻塞赋值 Non-blocking <= 阻塞赋值 blocking =
Jacob 技术 FPGA
Code(Required):*